为解决cpu与主存的速度匹配可采用cache存储器。cache存储器是位于cpu和主存储器dram之间，规模较小，但速度很高的存储器，通常由静态存储器组成。静态存储器是位于cpu与内存间的一种容量较小但速度很高的存储器。
本教程操作环境：windows7系统、dell g3电脑。
为解决cpu和主存的速度匹配问题，其实现可采用介于cpu和主存之间的cache。
cache是什么
cache存储器，电脑中为高速缓冲存储器，是位于cpu和主存储器dram（dynamic random access memory）之间，规模较小，但速度很高的存储器，通常由sram（static random access memory 静态存储器）组成。它是位于cpu与内存间的一种容量较小但速度很高的存储器。
cpu的速度远高于内存，当cpu直接从内存中存取数据时要等待一定时间周期，而cache则可以保存cpu刚用过或循环使用的一部分数据，如果cpu需要再次使用该部分数据时可从cache中直接调用，这样就避免了重复存取数据，减少了cpu的等待时间，因而提高了系统的效率。
cache的功能
cache的功能是提高cpu数据输入输出的速率。cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与内存相当而访问速度近似cache。
cpu的速度远高于内存，当cpu直接从内存中存取数据时要等待一定时间周期，而cache则可以保存cpu刚用过或循环使用的一部分数据，如果cpu需要再次使用该部分数据时可从cache中直接调用，这样就避免了重复存取数据，减少了cpu的等待时间，因而提高了系统的效率。cache又分为l1cache（一级缓存）和l2cache（二级缓存），l1cache主要是集成在cpu内部，而l2cache集成在主板上或是cpu上。
cache的基本原理
cache除包含sram外，还要有控制逻辑。若cache在cpu芯片外，它的控制逻辑一般与主存控制逻辑合成在一起，称为主存/chace控制器;若cache在cpu内，则由cpu提供它的控制逻辑。
       cpu与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。一个块由若干字组成，是定长的。当cpu读取内存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中:若是,则cache命中,此字立即传送给cpu;若非,则cache缺失(未命中),用主存读周期把此字从主存读出送到cpu，与此同时，把含有这个字的整个数据块从主存读出送到cache中。
图3.29示出了cache的原理图。假设cache读出时间为50ns，主存读出时间为250ns。存储系统是模块化的，主存中每个8k模块和容量16字的cache相联系。cache分为4行,每行4个字(w)。分配给cache的地址存放在一个相联存储器cam中，它是按内容寻址的存储器。当cpu执行访存指令时，就把所要访问的字的地址送到cam；如果w不在cache中，则将w从主存传送到cpu。与此同时，把包含w的由前后相继的4个字所组成的一行数据送入cache，替换原来cache中的一行数据。在这里，由始终管理cache使用情况的硬件逻辑电路来实现替换算法。
cache结构设计必须解决的问题
从cache的基本工作原理可以看出， cache的设计需要遵循两个原则：一是希望cache的命中率尽可能高，实际应接近于1；二是希望cache对cpu而言是透明的，即不论是否有cache， cpu访存的方法都是一样的，软件不需增加任何指令就可以访问cache。解决了命中率和透明性问题，就cpu访存的角度而言，内存将具有主存的容量和接近cache的速度。为此，必须增加一定的硬件电路完成控制功能，即cache控制器。
在设计cache结构时，必须解决几个问题：①主存的内容调入cache时如何存放?②访存时如何找到cache中的信息?③当cache空间不足时如何替换cache中已有的内容?④需要写操作时如何改写cache的内容?
其中，前两个问题是相互关联的，即如何将主存信息定位在cache中，如何将主存地址变换为cache地址。与主存容量相比， cache的容量很小，它保存的内容只是主存内容的一个子集，且cache与主存的数据交换是以块为单位。为了把主存块放到cache中，必须应用某种方法把主存地址定位到cache中，称为地址映射。“映射”一词的物理含义是确定位置的对应关系，并用硬件来实现。这样当cpu访问存储器时，它所给出的一个字的内存地址会自动变换成cache的地址，即cache地址变换。
cache替换问题主要是选择和执行替换算法，以便在cache不命中时替换cache中的内容。最后一个问题涉及cache的写操作策略，重点是在更新时保持主存与cache的一致性。
（学习视频分享：编程视频）
以上就是为解决cpu与主存的速度匹配可采用什么的详细内容。