1、电路结构和工作原理
图1所示为利用门电路传输延迟时间的边沿jk触发器。
图1 边沿jk触发器
由图1可知，该电路由两个与或非门g1、 g2和两个与非门g3、g4组成。其中g1、 g2组成基本rs触发器，g3、g4组成输入控制电路。g3、g4门的传输延迟时间大于基本rs触发器的翻转时间。
当cp=0时，g3、g4门被锁定在高电平，输入信号j、k被封锁，即r=s=1。同时与门a、c被封锁，基本rs触发器通过与门b、d传输。此时由于r=s=1，因此基本rs触发器状态保持不变。即cp=0时，无论输入端j、k状态如何，触发器保持原态不变。
当cp=1时，g3、g4、a、c门均被打开，此时各门电路的输出为
(1)
可见，当cp=1时，不论输入端j、k状态如何，触发器保持原态不变。
当cp的上升沿到达时（cp从0跳转为1的瞬间），门a、c首先被打开，由于g3、g4、传输延迟的存在，输入端j、k的变化不影响g3、g4的输出，s、r仍为1，此时触发器状态仍然保持原态。当延迟过后，触发器仍然保持原态不变，分析过程同cp=1时。因此，当cp为上升沿时触发器保持原态不变。
当cp的下降沿到达时（cp从1跳转为0的瞬间），由于cp直接加在g1、g2和门外侧的两个与门a、c上，门a、c首先被封锁，其外侧的两个与门b、d的输入端s、r则需要经过一个传输延迟时间才能随cp=0而变为1。因此，在s、r没有变为“1”之前，仍然保持cp下降前的值，即
设cp的下降沿到达前，触发器的状态为qn=0，=1，输入端j=1，k=0，此时g3、g4的输出为s=0，r=1。当cp的下降沿到达的瞬间，g1门的两个与门a、b各有一个输入为零，故此时g1门的输出qn+1=1。g1门的输出反馈到g2的两个输入上，与门c的两个输入均为“1”，使g2门的输出。g2门的输出又反馈到g1门的输入端。由于g3门的传输延迟时间足够长，可以保证在s消失低电平之前，的低电平已经反馈到了b门的输入端，使g1门的输出仍然保持高电平。当g3、g4门延迟之后，g3、g4被封锁，输入端j、k的变化不再影响输出，其输出s=r=1，因此基本rs触发器保持原态不变。
当输入端j、k取其他状态的值时，其分析方法相同，请读者自行分析。
利用上述分析方法，可以得到图6-2-8 所示边沿型jk触发器的特性表如表1所示。其逻辑图形符号如图2所示。
图2 边沿jk触发器的图形符号
表1 沿jk触发器的特性表
cp j k qn qn+1
× × × × qn
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
根据触发时刻的不同，边沿型触发器又分为上升沿和下降沿触发器两种类型。如果触发器是在时钟脉冲cp的下降沿触发，即为下降沿边沿触发器，逻辑符号中时钟脉冲cp靠边框处的圆圈表示下降沿触发，符号“>”表示边沿触发类型。如果触发器是在时钟脉冲cp的上升沿触发，即为上升沿边沿触发器，逻辑符号中时钟脉冲cp靠边框处没有圆圈表示上升沿触发。
2、动作特点
从上面的分析可知，边沿触发器的次态仅仅取决于时钟脉冲cp的下降沿(或上升沿)到达时输入端的逻辑状态，而与其他时刻输入端的状态无关。这就是边沿触发器的动作特点。这一特点大大提高了触发器的工作稳定性和抗干扰能力，在数字电路中得到广泛的应用。
例1 在图3所示的下降沿边沿jk触发器电路中，已知时钟脉冲cp的波形和触发器输入端j、k的波形如图3所示。试画出触发器输出端q的波形。设触发器的初始状态为0。
图3 例1图