按照设想,用于基站设备的电路板在2005年传输速度将达到5gbit/秒,电路板上封装的引脚数则达到4000个(间隔0.8mm)。而且“必须将5gbit/秒速度下的传输损耗(transmission loss)控制在-8db以上”(富士通研究所材料及环境技术研究所首席研究员米田泰博)。过去,仅靠改变层间绝缘材料,实现-8db以上的传输损耗是不够的,而且加粗布线后,无法实现高密度化,因此必须采取新对策。
富士通研究所此次通过分别使电路板中间层部分承担高速传输层,电路板表面部分承担高密度层的作用,同时实现了高速化和高密度化。生产时预先把高速层和高密度层做好,最后将其粘到一起。与层叠法相比,能够将生产周期减半,由于能够仅层叠合格品,因此成品率也得以提高。除此之外,由于通过测定实际布线的传输损耗,提高了模块精度,因此设计和试制也只需原来一半的时间。