芯片简介:74hc595集成芯片是一个可以实现串行输入和并行输出的移位寄存器。包含8个移位寄存器和8个对应的存储寄存器(输出端口支持三态输出)，可以通过串行输出控制下一级级联芯片。
74hc595n芯片物理图
数据端子引脚74hc595引脚图逻辑符号
q0 ~ q7: 8位并行输出引脚q7s:级联串行输出引脚ds:数据串行输入引脚芯片级联时，ds引脚接第一级芯片的q7s引脚。
控制端引脚mr:移位寄存器复位端shcp:移位寄存器时钟输入引脚stcp:存储寄存器时钟输入引脚oe:输出端使能引脚mr:电平低时，移位寄存器数据清零；
shcp:上升沿，移位寄存器中的数据移位，下降沿，数据不变；
stcp:上升沿，移位寄存器数据进入存储寄存器，下降沿，数据保持不变；
oe:在低级别启用。当处于高电平时，q1~q7禁止输出(高阻态)。也就是说，通过控制这个管脚，可以很容易地实现q1~q7管脚的0/1信号的交替输出。
工作原理74hc595内部逻辑图
上图中，ff0 ~ ff7: 8个移位寄存器，其正下方是8个存储寄存器。
如上图所示，移位寄存器的数据由d引脚输入，q引脚输出。每次移位脉冲引脚(shcp)提供一个时钟脉冲，d引脚的数据就会输出并保存到q引脚。从图中可以看出，移位脉冲管脚(shcp)直接与八个移位寄存器相连，所以每次给出一个移位脉冲信号，所有八个移位寄存器都会执行相同的操作:数据会从d管脚向q管脚移位一位。值得注意的是，移位寄存器的数据来源是数据串行输入管脚(ds)，所以我们需要在每次给出移位脉冲信号之前准备好这个管脚的值。特别是在依次给出8个移位脉冲信号后，一个字节的数据可以完全移入8个移位寄存器，该字节的8位将依次分布在8个移位寄存器的q管脚上，从而实现一个字节数据的输入操作。
芯片的八个存储寄存器都是锁存寄存器。每次给定一个锁存脉冲信号，8个存储寄存器的q管脚就会并行输出数据，锁存d管脚上的数据。特别是当移位寄存器完成1字节数据的输入操作时，此时给出一个锁存脉冲信号，可以实现该字节数据在q0~q7管脚上的并行输出操作。
用途概述:将待输入的位数据移入芯片的数据输入引脚ds；在移位脉冲信号的作用下，ds引脚上的位数据将被逐个移入移位寄存器。在锁存脉冲信号下，已经移入移位寄存器的数据被送入存储寄存器。实现并行输出；值得注意的是，移位脉冲(移位数据)和锁存脉冲(输出数据)是两个独立的过程，在实际应用中互不干扰，即在输出数据的同时可以移入数据。
了解更多74hc595d引脚图和功能(74hc595引脚定义)相关内容请关注本站点。