下图是由jk触发器组成的四位移位寄存器
f0接成d触发器，数码由d端输入。设寄存器的二进制数为“1011”，按移位脉冲（即时钟脉冲）的工作节拍从高位到低位依次串行送到d端。工作之初先清零。首先d=1，第一个移位脉冲的下降沿来到时使触发器f0翻转，q0＝1，其他仍保持“0”态。接着d=0，第二个移位脉冲的下降沿来到时使f0和f1同时翻转，由于f1的j端为1，f0的j端为0，所以q1＝1，q0＝0，q2和q3仍为“0”。表22.2.1是其状态表，移位一次，存入一个新数码，直到第四个脉冲的下降沿来到时，存数结束。这时，可以从四个触发器的q端得到并行的数码输出。如果再经过四个移位脉冲，则所存的“1011”逐位从q3端串行输出。
下图是由维持阻塞型d触发器组成的四位移位寄存器。它既可并行输入（输入端为，，，/串行输出（输出端为），又可串行输入（输入端为d）/串行输出。
当工作于并行输入/串行输出时（串行输入端d为“0”），首先清零，使四个触发器的输出全为“0”。再给“寄存指令”之前，g3-g0四个“与非”门的输出全为“1”。当加上该指令时，并设并行输入的二进制数d3d2d1d0＝1011，于是g3,g1,g0输出置“1”负脉冲，使触发器f3,f1,f0的输出为“1”，g2和f2的输出未变。这样，就把“1011”输入寄存器。而后输入移位脉冲c，使d0，d1，d2 ，d3依次（从低位到高位）从 q0输出（右移），各个触发器的输出端均为恢复为“0”。
下图所示的是应用于加法器中的一种。图中，ⅰ，ⅱ，ⅲ是三个n位的移位寄存器，ⅰ和ⅱ是并行输入/串行输出，ⅲ是串行输入/并行输出。
1)进行运算之前先将各个寄存器和进位d触发器清零。
2)给“寄存指令”（正脉冲），将加数a0-an-1和被加数b0-bn-1分别送入寄存器ⅰ和ⅱ。下
3)输入移位脉冲c，两个寄存器中的数码依次逐位右移（从低位到高位），并送入全加器中逐位相加。
4)逐位相加后，将本位和数si存入寄存器ⅲ；将进位数ci-1暂时存放在进位触发器中，以便和本位数ai，bi相加。d触发器具有将输入数码延迟一步输出的功能，所以用它作为进位触发器。
5)相加完毕后，给“取出指令”（正脉冲），将和数从移位寄存器ⅲ和进位触发器中取出。最高位cn-1即为进位数，是存放在进位触发器中的。